2026年10月18日至20日，第六届RISC-V中国峰会在深圳福田会展中心举行。山东大学戴鸿君教授团队参加峰会，围绕RISC-V处理器微架构设计、系统固件验证、高性能算子编译及服务器生态建设等方向，通过专题报告、学术海报和成果展示等形式，介绍了团队的最新研究进展，并与学术界及产业界代表开展交流。

在“芯片设计与验证”分会场，团队博士生孟成真作了题为《面向细粒度微架构迭代的性能建模与模拟方法》的专题报告。针对处理器微架构设计中早期性能评估可信性不足、设计迭代成本高及软硬件建模脱节等问题，报告介绍了团队提出的周期驱动微架构建模方法，以及自主研发的VUL（Visualized μarch Language）统一硬件设计语言与工具链。该方法通过统一的软件行为描述，实现周期精确模拟与可综合RTL自动生成，贯通微架构探索、硬件设计与验证流程，为提升处理器设计效率、降低迭代和验证成本提供了新的技术路径。

在“软件生态”分会场，团队博士生杨叶倩作了题为《From Boot to RAS: Machine-Checkable Verification for RISC-V SBI Firmware》的专题报告。针对RISC-V服务器固件启动配置与运行时错误处理中的正确性保障问题，报告介绍了面向冷启动配置的SeSBI分层形式化验证框架，以及面向固件优先RAS机制的VERA形式化验证框架。SeSBI通过分层规约与数据表示检查，验证特权级切换、定时器及物理内存保护等关键行为；VERA结合形式化建模、定理证明、源代码契约验证与差分测试，验证错误事件传递、生命周期管理及处理单元隔离等关键性质。相关研究为RISC-V服务器固件提供了可复现、可机器检查的正确性验证方法，有助于提升固件的可靠性与安全性。

在海报展示环节，团队博士生张真瑜展示了题为《Weft：面向编码感知分层数值实现的高性能RISC-V算子编译器》的研究成果。针对RISC-V向量与矩阵扩展中高性能算子开发复杂、数据布局与硬件指令耦合紧密等问题，该研究提出了编码感知的数值计算模型与编译方法。通过分离数值计算逻辑与底层硬件实现，引入层次化计算及数据复用抽象，由编译器自动完成数据布局推导、访存组织与指令生成，实现高层数值程序向RISC-V向量及矩阵算子的高效映射，为降低算子开发成本、提升计算效率和软件可移植性提供了新的解决方案。

在企业展览区，算能科技（SOPHGO）展台展示了山东大学与算能科技合作建设的“东山”RISC-V服务器集群成果。经过持续迭代升级，“东山”集群已形成涵盖服务器级计算、人工智能加速和软件适配的综合性研发验证平台，为RISC-V系统软件迁移、人工智能应用及科研教学提供支持。

峰会期间，山东大学荣获如意社区颁发的“年度卓越伙伴”荣誉，体现了社区对学校在RISC-V生态建设、技术创新与开放协作方面所作贡献的认可。同时，团队成员参观了多家RISC-V相关企业展台，与企业技术人员围绕处理器设计、微架构建模、软硬件协同及工具链开发等方向开展交流，了解相关技术进展与产业应用需求，为后续科研创新与产业实践相结合拓展了思路。

此次参会，山东大学戴鸿君教授团队集中展示了在RISC-V微架构建模、系统固件验证、高性能算子编译及服务器集群建设等领域的研究成果，进一步加强了与学术界和产业界的交流联系。未来，团队将持续开展RISC-V软硬件关键技术研究，深化产学研合作，为RISC-V技术创新、开源生态建设与产业应用发展贡献力量。