近日，智能创新研究院博士生梁苡凡正式接受VexiiRiscv开源社区邀请，成为该项目的Maintainer（维护者）。这标志着梁苡凡将从社区贡献者进一步成为项目核心维护力量，更加深入地参与项目建设与社区协作。

根据项目官方GitHub仓库统计，截至2026年9月11日，VexiiRiscv默认开发分支dev累计已有1401次提交。在GitHub列出的21位贡献者中，梁苡凡使用的账号inochisa累计贡献215次提交，占仓库提交总量约15.3%，提交数量位列第二。其提交记录自2025年8月16日延续至2026年8月30日，体现了持续、深入的项目参与，也为此次受邀成为Maintainer提供了扎实的贡献基础。

VexiiRiscv是一款基于RISC-V指令集架构的开源处理器软核，也是知名开源处理器项目VexRiscv的后继项目。该项目使用SpinalHDL硬件描述语言开发，具有较强的模块化与可配置能力，支持RV32和RV64架构以及多种指令集扩展，并可根据不同应用需求配置单发射或双发射流水线、指令缓存、数据缓存和内存管理单元等功能。目前，VexiiRiscv已具备运行Linux、Buildroot和Debian等操作系统的能力，可面向从轻量级嵌入式处理到高性能应用的多样化需求，为RISC-V处理器设计、体系结构研究和FPGA原型验证提供了开放、灵活的技术平台。

Maintainer不仅是开源项目代码与技术质量的重要守护者，也是连接开发者、用户与社区的关键角色。成为VexiiRiscv开源社区Maintainer，意味着梁苡凡将更深入地参与代码审查、问题讨论、技术决策、版本演进与社区协作等工作，并与全球开发者共同推动项目持续完善。此次受邀体现了社区对梁苡凡技术能力、开源贡献和协作精神的认可，也意味着其在国际开源处理器领域承担起更多责任。

智能创新研究将以此为新的起点，支持梁苡凡继续积极参与VexiiRiscv项目建设，围绕处理器体系结构、开源硬件生态和工程实践开展深入探索，与社区成员共同促进项目技术创新和生态发展，为RISC-V开源社区贡献更多力量。